Etusivu|FPGA- ja VHDL-konsultointi|Yhteystiedot|en es fi
FPGA- ja VHDL-konsultointi

FPGA (Field Programmable Gate Array) on ohjelmoitava logiikkapiiri, jonka sisälle voidaan ohjelmoida mm. prosessoreita, tiedonsiirto- ja salauslohkoja.

VHDL (Very High Speed Integrated Circuit Hardware Description Language) on laitteistonkuvauskieli, jolla voidaan kuvata digitaalipiirin rinnakkaista toimintaa tekstimuotoisesti. VHDL-kuvausta ja VHDL-simulointia käytetään osana FPGA-suunnittelua.

FPGA- ja VHDL-konsultointi

Sami Muurinaho toimii konsulttina FPGA-piireihin liittyvissä vaativissa elektroniikkateollisuuden projekteissa. Erityisosaaminen keskittyy FPGA-piirien käyttöön liittyviin suunnittelu-, katselmointi- ja ongelmanratkaisutehtäviin.

Suunnittelutehtävissä kertynyt kokemus kattaa laajasti tiedonsiirron, salauksen ja signaalinkäsittelyn IP-lohkoja.

Ongelmanratkaisutehtävissä suurin hyöty konsultin käyttämisestä saadaan tilanteessa jossa asiakas havaitsee järjestelmässään virhetoiminnon, mutta ei itse löydä sille ratkaisua resurssiensa puitteissa. Kokeneelta konsultilta saatava katselmointikierros kehitettävään järjestelmään on sekä toimiva tapa löytää selitys jo havaituille virhetoiminnoille että tärkeä osa laadunvarmistusta ennen valmiin tuotteen viemistä kentälle saakka. Usein katselmointi tuo esiin myös riskejä joita halutaan välttää, mutta joita ei käytetyillä testausmenetelmillä voida saada esiin.

Yhteystiedot

Sami Muurinaho
+358443425502
etunimi.sukunimi@midir.fi

VHDL-koulutus

VHDL:n käyttötapa suunnittelutiimissä tulee olla yhdenmukainen ja ajantasalla olevia hyväksyttyjä tyyliohjeita noudattava. Yhteisen tyyliohjeistuksen noudattaminen tehostaa valmistuvien suunnitteluiden katselmointia ja pienentää riskiä mahdollisen virheen pääsemisestä testauksen läpi aina kentälle saakka, jossa korjauskierroksen kustannukset olisivat merkittävästi isommat.

Projektikohtaisten tehtävien lisäksi järjestämme koulutusta VHDL:n parhaista käyttötavoista. Koulutus tehdään asiakkaan tarpeiden mukaisesti. Koulutuksen ensisijaiset tavoitteet ovat uudelleenkäytettävyyden tehostaminen, kellotuksien huomioiminen oikealla tavalla ja valmistettujen fyysisten laitteiden testaukseen tarvittavan työajan minimointi. Tavoitteiden toteutuessa järjestelmän toteutuksen laatu paranee, testauksen kattavuus paranee ja riskit jälkikäteen ilmaantuvista lisäkustannuksista pienenevät.

Hinnoittelu

Suoritamme palvelut sopimuksen mukaan asiakkaan ja Midir Oy:n toimitiloissa. Hinnoittelumme on tuntiperusteinen.

VHDL-esimerkkisuunnittelu

Julkaisemamme VHDL-esimerkkisuunnittelu havainnollistaa VHDL-koodaustyyliä ja sitä voidaan käyttää pohjana yrityksen sisäistä VHDL-tyyliohjeistusta päivitettäessä. Esimerkkisuunnittelu on avointa lähdekoodia ja se on julkaistu [GNU LGPL] -lisenssillä. Esimerkkisuunnittelu koostuu kahdesta osasta:

  1. VHDL IP -lohko
  2. Midir_ALED on VHDL IP -lohko, joka mittaa signaalin aktiivisuutta ja esittää tulokset käyttäen LED:iä. IP-lohkon käyttökohde voi olla pelkkä LED-vilkutin tai jopa 7-segmenttinäyttöjä käyttävä nopeusmittari.

  3. Laitekohtainen konfiguraatio
  4. Seuraavissa kolmessa vaihtoehtoisessa konfiguraatiossa Midir_ALED IP -lohkoa käytetään Ethernetin kaistanvarauksen mittaukseen. Tulokset esitetään PCB:llä olevilla LED-komponenteilla tai 7-segmenttinäytöillä.

    Midir_BeMicro_SDK on esimerkkisuunnittelun laitekohtainen konfiguraatio Altera Cyclone IV FPGA -piirille BeMicro SDK -kortilla. Lähdekoodien kääntämisessä käytetään Altera Quartus II -ohjelmistoa.

    Midir_LX9_MicroBoard on esimerkkisuunnittelun laitekohtainen konfiguraatio Xilinx Spartan-6 FPGA -piirille Avnet Spartan-6 LX9 MicroBoard -kortilla. Lähdekoodien kääntämisessä käytetään Xilinx ISE -ohjelmistoa.

    Midir_LatticeMico32 on esimerkkisuunnittelun laitekohtainen konfiguraatio Lattice ECP2 FPGA -piirille LatticeMico32 -kortilla. Lähdekoodien kääntämisessä käytetään Lattice Diamond -ohjelmistoa.

Esimerkkisuunnittelu ja lisätiedot FPGA-korteista ovat ladattavissa seuraavista linkeistä:

© 2012 Midir Oy